A.保持不變
B.在T=1時(shí)會(huì)發(fā)生改變
C.等于輸入端T的值
D.隨時(shí)間改變
您可能感興趣的試卷
你可能感興趣的試題
A.3個(gè)
B.4個(gè)
C.6個(gè)
D.10個(gè)
A.1
B.0
C.不變
D.與現(xiàn)態(tài)相反
A.RS=01
B.RS=d1
C.RS=d0
D.RS=10
A.∑m（3，5，6，7）
B.∑m（0，1，2，4）
C.∏m（1，3，5，7）
D.∑M（0，2，4，6）
A.4個(gè)
B.8個(gè)
C.15個(gè)
D.16個(gè)
最新試題
實(shí)現(xiàn)模（215）10的加法計(jì)數(shù)需要（）片74193。
通常，使用參數(shù)（）來衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。
現(xiàn)場(chǎng)可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。
反映TTL與非門輸入高電平時(shí)抗干擾能力的外部特性參數(shù)是（）。
下圖所示電路的功能是（）。
現(xiàn)場(chǎng)可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
?具有3個(gè)選擇控制端的數(shù)據(jù)選擇器能對(duì)（）個(gè)輸入數(shù)據(jù)進(jìn)行選擇，對(duì)應(yīng)選擇輸入端的任何一種取值，可選中（）個(gè)輸入數(shù)據(jù)輸出。?
設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測(cè)器，至少需要（）個(gè)觸發(fā)器。
輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線與”的門電路有（）。
下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。