A.3
B.4
C.5
D.6
您可能感興趣的試卷
你可能感興趣的試題
A.7CDH
B.8CEH
C.9ABH
D.747H
A.編碼器
B.譯碼器
C.數(shù)據(jù)選擇器
D.計(jì)數(shù)器
A.RAM
B.EEPROM
C.DRAM
D.SRAM
A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)選擇器
D.譯碼器
A.1100
B.0100
C.1101
D.0101
最新試題
如圖,是151的電路設(shè)計(jì),其中輸入端的使用了6個(gè)反相器,而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè),為什么這么設(shè)計(jì)()。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是()。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加,有溢出的是()。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下,實(shí)現(xiàn)輸出,則輸入信號(hào)應(yīng)為()。
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是()。
關(guān)于集成塊的輸出單元,下列說法中正確的是()。
對(duì)于D觸發(fā)器,如果時(shí)鐘頻率為10MHz,輸出信號(hào)Q的頻率可能是()MHz。
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。
如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。