您可能感興趣的試卷
你可能感興趣的試題
A.全局布線區(qū)
B.通用邏輯塊
C.輸出布線區(qū)
D.輸入輸出單元
A.隨機(jī)讀寫存儲(chǔ)器
B.可編程邏輯陣列
C.通用陣列邏輯
D.現(xiàn)場(chǎng)可編程門陣列
A.全局布線區(qū)
B.通用邏輯塊
C.輸出布線區(qū)
D.輸入輸出單元
A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.只讀存儲(chǔ)器
A.與當(dāng)前輸入有關(guān)
B.與當(dāng)前狀態(tài)有關(guān)
C.與當(dāng)前輸入和狀態(tài)都有關(guān)
D.與當(dāng)前輸入和狀態(tài)都無關(guān)
最新試題
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同，則n為奇數(shù)（）
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
?構(gòu)成數(shù)字電路最基本的器件主要有（）。